شرکت TSMC به پیشرفت بزرگی در فناوری ترانزیستورهای زیر ۱ نانومتر دست یافت

شرکت TSMC به پیشرفت بزرگی در فناوری ترانزیستورهای زیر ۱ نانومتر دست یافت

شرکت TSMC با همکاری دانشگاه ملی یانگ مینگ چیاو تونگ (NYCU) در تایپه تایوان، به یک پیشرفت کلیدی برای طراحی ترانزیستورهای نسل آینده دست یافته است. شرکت TSMC و دانشگاه NYCU نشان داده‌اند که به‌جای تمرکز روی رسوب‌گذاری مواد جدید روی کانال ترانزیستور، رویکرد بهتر این است که مواد کانال مهندسی شوند تا پیش از افزودن ماده عایق و سپس گیت برای کنترل جریان الکترون در سراسر ترانزیستور، یک بافر ایجاد شود.

بیشتر تراشه‌های امروزی برای انتقال و مدیریت جریان به ترانزیستورهای FinFET (اثر میدانی باله‌ای) یا GaaFET (گیت فراگیر) اتکی دارند. این ترانزیستورها ساختارهای سه‌بعدی هستند. آن‌ها به کانالی متکی هستند که به سمت بالا برآمده شده و گیت به دور آن پیچیده شده است. این رویکرد امکان ایجاد سطح تماس بیشتری را بین گیت و کانال فراهم می‌کند تا کنترل بهبودیافته‌ای بر جریان جریان ایجاد شود. در یک ترانزیستور، کانال مسئول جریان است، درحالی‌که گیت مسئول کنترل جریان است.

بااین‌حال، پیشرفت‌ها در فناوری ساخت تراشه که به تولیدکنندگان اجازه می‌دهد مانند TSMC ضخامت کانال را به ۵ نانومتر کاهش دهند و کانال‌ها را کوتاه‌تر کنند تا ترانزیستورهای بیشتری در یک تراشه فشرده شوند، کنترل جریان الکترون را برای گیت‌های ترانزیستور دشوار می‌کند.

با نزدیک شدن طول کانال به ۳ نانومتر تا ۵ نانومتر، گیت در کنترل جریان الکترون ناکارآمد می‌شود. به همین ترتیب، برای ضخامت‌های کانال زیر تقریباً ۳ نانومتر، الکترون‌هایی که از کانال عبور می‌کنند با گیت تماس پیدا می‌کنند که مقاومت را افزایش می‌دهد.

برای حل این محدودیت‌ها، تولیدکنندگان تراشه درحال تحقیق روی ترانزیستورهای تک‌لایه دوهندسی بوده‌اند. از آنجا که این ترانزیستورها به ضخامت یک لایه مولکولی هستند، کنترل بهتر گیت و مقاومت کمتر را ممکن می‌سازند و درعین‌حال به تولیدکنندگان تراشه اجازه می‌دهند با هدف قرار دادن ضخامت کانال ۰.۷ نانومتر و طول کانال کمتر از ۳ نانومتر، تراکم ترانزیستور را در سراسر یک تراشه افزایش دهند.

READ توسعه سیستم عامل اختصاصی موبایل؛ پاسخ هواوی به تحریم آمریکا

بااین‌حال، نازکی این ماده مجموعه چالش‌های خاص خود را به همراه دارد. تحقیق روی این ترانزیستورها نشان داد که ساخت گیت از طریق تکنیک‌های رسوب‌گذاری سنتی به‌دلیل ویژگی‌های ماده کانال ترانزیستور تک‌لایه مولیبدن دی‌سولفید (MoS₂) به یک لایه دی‌الکتریک گیت ناهموار روی کانال منجر می‌شود. مولیبدن دی‌سولفید به‌دلیل ضخامت طبیعی ۰.۷ نانومتری و توانایی آن در پشتیبانی از کنترل جریان بیشتر استفاده می‌شود. از سوی دیگر، ترانزیستورهای FinFET بیشتر از سیلیکون-ژرمانیوم به‌عنوان ماده کانال استفاده می‌کنند.

تحقیق مشترک TSMC و NYCU با هدف غلبه بر محدودیت‌های رسوب‌گذاری ماده گیت روی کانال انجام شد. به‌طور خاص، تحقیقات آن‌ها روی لایه دی‌الکتریک گیت متمرکز بود که از نشت جلوگیری می‌کند و کنترل جریان را ممکن می‌سازد. برخلاف تکنیک‌های قبلی که رویکردهای نوین رسوب‌گذاری یا مواد جدید را بررسی می‌کردند، این زوج در عوض به یک لایه آلومینیوم اپیتاکسیال فوق‌العاده نازک متکی هستند.

آن‌ها سطح MoS₂ را با رسوب‌گذاری لایه آلومینیوم مهندسی کردند و اجازه دادند اکسید شود تا یک اکسید آلومینیوم با ضخامت ۰.۴۲ نانومتر تشکیل شود. پس از تشکیل لایه، ماده دی‌الکتریک گیت اکسید هافنیوم با ضریب بالای κ در بالای آن اضافه شد.

از طریق مهندسی سطح، محققان نشان دادند که رویکرد جدید امکان کنترل دقیق‌تر جریان و کاهش مقاومت را در یک ترانزیستور مولیبدن دی‌سولفید در سطحی مشابه با ضخامت ۱ نانومتری لایه دی‌الکتریک فراهم می‌کند.